

BC 1/2 x-5

(11)Publication number:

2001-033760

(43)Date of publication of application: 09.02.2001

(51)Int.CI.

G02F 1/133

G02F 1/13 G09G 3/20

G09G 3/36

(21)Application number : 11-207904

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:


22.07.1999

(72)Inventor: IIZAKA HIDETO

(54) LIQUID CRYSTAL DEVICE, AND METHOD AND CIRCUIT FOR DRIVING LIQUID CRYSTAL DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal device improving display quality and its drive method. SOLUTION: A gate of a pixel switching element 3 is connected to a scanning line 2, and a source is connected to a data line 1, and a drain is connected to a data hold circuit 4. The data hold circuit 4 is constituted so that one side of inverters 4a, 4b is inverted to be parallel connected, and its output is connected to a pixel electrode 5. Further, a voltage driving a ferroelectric liquid crystal 6, a common electrode 7 is applied to a common electrode terminal 8. Then, a pixel drive part 9 is constituted of the pixel switching element 3 and the data hold circuit 4. By such a constitution, since a signal driving the pixel electrode 5 is held by the data hold circuit 4 in a whole period to be driven, the easing of charges by spontaneous polarization provided in the ferroelectric liquid crystal is prevented, and thus, the display quality is improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-33760 (P2001-33760A)

(43)公開日 平成13年2月9日(2001.2.9)

| (51) Int.Cl.7 | | 識別記号 | | FΙ | | | テーマコート*(参考) | | |
|---------------|-------|--------------|------|---------|-------|----|-------------|-----------|--|
| G02F | 1/133 | 560 | | G02F | 1/133 | | 560 | 2H088 | |
| | • | 550 | | | | | 550 | 2H093 | |
| | • | 575 | | | | | 575 | 5 C 0 0 6 | |
| | 1/13 | 505 | | | 1/13 | | 505 | 5 C O 8 O | |
| G09G | 3/20 | 6 2 4 | | G 0 9 G | 3/20 | | 624B | | |
| | | | 審査請求 | 未請求 請求 | 頃の数15 | OL | (全 12 頁) | 最終頁に続く | |

(21)出願番号

特願平11-207904

(22)出顧日

平成11年7月22日(1999.7.22)

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 飯坂 英仁

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100093388

弁理士 鈴木 喜三郎 (外2名)


最終頁に続く

(54) 【発明の名称】 液晶装置およびその駆動方法並びに駆動回路

(57)【要約】

【課題】 表示品質の向上を図った液晶装置およびその 駆動方法を提供する。

【解決手段】 画素スイッチング素子3は、そのゲートが走査線2に接続され、ソースがデータ線1に接続され、ドレインがデータ保持回路4に接続されている。データ保持回路4はインバータ4a、4bの一方を反転して並列接続したもので、その出力が画素電極5に接続されている。また、6は強誘電性液晶、7は共通電極、8は共通電極を駆動する電圧が印加される共通電極端子である。そして、上述した画素スイッチング素子3およびデータ保持回路4によって画素駆動部9が構成されている。このような構成によれば、画素電極5を駆動する信号が、データ保持回路4によって、駆動すべき全期間で保持されるので、強誘電性液晶がもつ自発分極による電荷の緩和を防ぐことができ、これにより表示品質を上げることができる。



【特許請求の範囲】

【請求項1】 強誘電性液晶、または反強誘電性液晶が 挟持された一対の第1および第2基板と、

前記第1基板上に、マトリックス状に配置された複数の 画素電極と、

前記画素電極に対向配置された共通電極と、

前記第1基板の前記画素電極間に配置された相交差する 複数のデータ線および複数の走査線と、

前記画素電極に対応して設けられ、前記データ線および 走査線に接続された複数のスイッチング手段と、

前記スイッチング手段によってセット/リセット制御さ れ、その出力によって前記画素電極を駆動する記憶回路 ٤.

を具備することを特徴とする液晶装置。

【請求項2】 前記記憶回路は、2個の反転増幅器をバ ラレル接続して構成されていることを特徴とする請求項 1 に記載の液晶装置。

【請求項3】 前記反転増幅器は、第1のpチャンネル (またはnチャンネル) MOS型トランジスタと第2の nチャンネル (またはpチャンネル) MOS型トランジ 20 スタとをシリアル接続して構成されていることを特徴と する請求項2に記載の液晶装置。

【請求項4】 前記第1基板に、前記各記憶回路をリセ ットする複数のスッチング手段を設けたことを特徴とす る請求項1乃至請求項3のいずれか一項に記載の液晶装

【請求項5】 前記第1基板上に反射板を形成すること により、反射型表示装置として構成したことを特徴とす る請求項1乃至請求項4のいずれか一項に記載の液晶装 置。

【請求項6】 液晶が挟持された一対の第1および第2 基板と、前記第1基板上に、マトリックス状に配置され た複数の画素電極と、前記画素電極に対向配置された共 通電極と、前記第1基板の前記画素電極間に配置された 相交差する複数のデータ線および複数の走査線と、前記 データ線および前記走査線の信号に基づいて前記画素電 極を駆動する複数の駆動回路とを具備する液晶装置の駆 動方法において、

前記走査線については、1フィールドをN(N:2より 大きい正の整数)の複数の走査周期で走査し、

前記データ線については、

表示すべき階調に応じて前記走査周期を組み合わせ、 該組み合わせによって得られた期間に各画素に所定の電 界が印加されるよう、前記データ線を制御することを特 徴とする液晶装置の駆動方法。

【請求項7】 一対の第1 および第2 基板と、前記第1 基板上に、マトリックス状に配置された複数の画素電極 と、前記画素電極に対向配置された共通電極と、前記第 1基板の前記画素電極間に配置された相交差する複数の データ線および複数の走査線と、前記データ線および前 50 のデータ線および複数の走査線と、前記データ線および

記走査線の信号に基づいて前記画素電極を駆動する複数 の駆動回路とを具備する液晶装置の駆動方法において、 前記走査線については、1フィールドの1/N(N;2 より大きい正の整数)の走査周期で走査し、

前記データ線については、

前記走査周期を単位期間とし、表示すべき階調に応じて 選択する前記単位期間の数を決定し、

該単位期間が1フィールド間に時間的にほぼ均等に配置 されるように前記データ線を制御することを特徴とする 10 液晶装置の駆動方法。

【請求項8】 前記液晶は強誘電性液晶、または反強誘 電性液晶であることを特徴をする請求項6または請求項 7に記載の液晶装置の駆動方法。

【請求項9】 請求項4に記載の液晶装置を駆動する駆 動方法において、

前記走査線については、1フィールドの1/N(N;2 より大きい正の整数)の走査周期で走査し、

前記データ線については、

前記走査周期を単位期間とし、表示すべき階調に応じて 前記単位期間の数を決定し、

決定した数の単位期間、前記データ線が選択されるよう 制御し、

前記リセット線については、

前記走査線が走査された後一定時間が経過した時点で対 応するリセット線を走査することを特徴とする液晶装置 の駆動方法。

【請求項10】 駆動すべき単位期間が1フィールド間 にほぼ均等に配置される状態で前記データ線を制御する ことを特徴とする請求項9に記載の液晶装置の駆動方 30 法。

液晶が挟持された一対の第1 および第 【請求項11】 2基板と、前記第1基板上に、マトリックス状に配置さ れた複数の画素電極と、前記画素電極に対向配置された 共通電極と、前記第1基板の前記画素電極間に配置され た相交差する複数のデータ線および複数の走査線と、前 記データ線および前記走査線の信号に基づいて前記画素 電極を駆動する複数の駆動手段とを具備する液晶装置の 駆動回路において、

前記走査線を1フィールドをN(N;2より大きい正の 整数)の複数の走査周期で走査する走査線駆動手段と、 表示すべき階調に応じて前記走査周期を組み合わせ、該 組み合わせによって得られた期間に各画素に所定の電界 が印加されるよう、前記データ線を制御するデータ線駆 動手段と、

を具備することをを特徴とする液晶装置の駆動回路。

【請求項12】 一対の第1および第2基板と、前記第 1基板上に、マトリックス状に配置された複数の画素電 極と、前記画素電極に対向配置された共通電極と、前記 第1基板の前記画素電極間に配置された相交差する複数

20

3

前記走査線の信号に基づいて前記画素電極を駆動する複数の駆動手段とを具備する液晶装置の駆動回路において、

前記走査線を1フィールドの1/N(N;2より大きい正の整数)の走査周期で走査する走査線駆動手段と、前記走査周期を単位期間とし、表示すべき階調に応じて選択する前記単位期間の数を決定し、該単位期間が1フィールド間に時間的にほぼ均等に配置されるように前記データ線を制御するデータ線駆動手段と、

を具備することをを特徴とする液晶装置の駆動回路。 【請求項13】 請求項4に記載の液晶装置を駆動する 駆動回路において、

前記走査線を1フィールドの1/N(N;2より大きい正の整数)の走査周期で走査する走査線駆動手段と、前記基準周期を単位期間とし、表示すべき階調に応じて前記単位期間の数を決定し、決定した数の単位期間、前記データ線が選択されるよう制御するデータ線駆動手段と、

前記走査線が駆動された後一定時間が経過した時点で対応するリセット線を駆動するリセット線駆動手段と、 を具備することを特徴とする液晶装置の駆動回路。

【請求項14】 駆動すべき単位期間が1フィールド間 にほぼ均等に配置される状態で前記データ線を制御する ことを特徴とする請求項13に記載の液晶装置の駆動回路。

【請求項15】 請求項5 に記載の液晶装置を備えた投射型表示装置であって、光源と、該光源から出射された光を集光しながら前記液晶装置へ導く集光光学系と、該液晶装置で光変調され反射された光を投射面に拡大投射する拡大投影光学系とを有することを特徴とする投射型 30表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、主として強誘電性液晶や反強誘電性液晶等の高速応答性を持つ液晶材料を用いた液晶装置に係わり、特に、表示品質の改善を図った液晶装置およびその駆動方法並びに駆動回路に関する。

[0002]

【従来の技術】強誘電性液晶等、一定の大きさの自発分 40極を持つ液晶により従来型のアクティブマトリックス型の液晶装置を形成すると、その自発分極の反転により保持されている電位が変化し、このため、表示品質が損なわれる問題がある。その例を図10を用いて説明する。ここで図10(イ)は、従来型のTFTに強誘電性液晶を組み合わせた系における、TFTのゲート制御パルスを示し、図10(ロ)はそのときの液晶層の電位変化を示す。例えば、TFTのゲートがオンする時間が液晶の応答速度に比べて短い場合、同図(ロ)に示すように、ゲートがオフとなった後において、本来ならば液晶に保 50

持される電圧が、ゲートがオフになった後で反転する液晶の自発分極により打ち消され、その結果、液晶の反転が停止し、表示品質が劣化してしまう。

[0003]

【発明が解決しようとする課題】との発明は、とのような問題を考慮してなされたもので、その目的は、表示品質の向上を図った液晶装置およびその駆動方法を提供することにある。

[0004]

【課題を解決するための手段】上記の課題を解決するために、この発明は、強誘電性液晶、または反強誘電性液晶が挟持された一対の第1 および第2 基板と、前記第1 基板上に、マトリックス状に配置された複数の画素電極と、前記画素電極に対向配置された共通電極と、前記第1 基板の前記画素電極間に配置された相交差する複数のデータ線および複数の走査線と、前記画素電極に対応して設けられ、前記データ線および走査線に接続された複数のスイッチング手段と、前記スイッチング手段によっており、前記スイッチング手段によってセット/リセット制御され、その出力によって前記画素電極を駆動する記憶回路とを設けたことを特徴としている。

【0005】とのような構成によれば、画素電極を駆動する信号が、記憶回路によって、駆動すべき全期間で保持されるので、強誘電性液晶がもつ自発分極の反転などによる電位の緩和を防ぐことができ、これにより表示品質を上げることができる。

【0006】また、上記本発明の記憶回路は、2個の反転増幅器をパラレル接続して構成されていることが好ましい。また、2個の反転増幅器は、第1のpチャンネル(またはnチャンネル)MOS型トランジスタと第2のnチャンネル(またはpチャンネル)MOS型トランジスタとをシリアル接続して構成されていることが好ましい。このような構成によって、回路を基板上に簡単かつコンパクトに形成することができる。また高速な動作も可能になる。

【0007】また、本発明の第1基板に、各記憶回路をリセットする複数のスイッチング手段を設けるのが好ましい。これにより、各画素電極に保持された信号を次の垂直走査の前に一度リセットすることが可能となる。この結果、駆動信号と表示輝度の関係を正確に保つことができ、設計通りの輝度表示ができる利点が得られる。

【0008】また、本発明の第1基板上に反射板を形成することにより、反射型表示装置として構成することが好ましい。

【0009】とのような構成により、第一基板にSiウエハーなど光透過性がない基板を用いることが出来るとともに、画素電極の下層に、配線やスイッチング素子などを設けることが出来るので、非常に高精細で、高密度な画素配置が可能になる。

【0010】また、本発明の液晶装置の駆動方法は、液

4

晶が挟持された一対の第1および第2基板と、前記第1 基板上に、マトリックス状に配置された複数の画素電極 と、前記第2基板に設けられた共通電極と、前記第1基 板の前記画素電極間に配置された相交差する複数のデー タ線および複数の走査線と、前記データ線および前記走 査線の信号に基づいて前記画素電極を駆動する複数の駆 動回路とを具備する液晶装置において、前記走査線については、1フィールドをN(N;2より大きい正の整 数)の複数の走査周期で走査し、前記データ線について は、表示すべき階調に応じて前記走査周期を組み合わ せ、該組み合わせによって得られた期間に各画素に所定 の電界が印加されるよう、前記データ線を制御すること を特徴とする。

【0011】 とのような駆動方法によれば、階調表示を簡単な構成で行うことができるとともに、走査周期の組み合わせによって決められるパルス幅のみで階調を表示することができるので、階調の表示性能が高くなる効果がある。

【0012】また、本発明の液晶装置の駆動方法は、一対の第1および第2基板と、前記第1基板上に、マトリックス状に配置された複数の画素電極と、前記第2基板に設けられた共通電極と、前記第1基板の前記画素電極間に配置された相交差する複数のデータ線および複数の走査線と、前記データ線および前記走査線の信号に基づいて前記画素電極を駆動する複数の駆動回路とを具備する液晶装置において、前記走査線については、1フィールドの1/N(N:2より大きい正の整数)の走査周期で走査し、前記データ線については、前記走査周期を単位期間とし、表示すべき階調に応じて選択する前記単位期間の数を決定し、該単位期間が1フィールド間に時間が10次を決定し、該単位期間が1フィールド間に時間が10次を決定し、該単位期間が1フィールド間に時間が10次には近ち等に配置されるように前記データ線を制御することを特徴とする。

【0013】とのような駆動方法によれば、選択された 基準期間が連続的ではなく、間隔をおいて配置されるの で、明暗の繰り返し周波数が高くなり、表示フリッカが 発生しない利点が得られる。

【0014】上記の各駆動方法は強誘電性液晶、または 反強誘電性液晶による液晶装置に用いられることが好ま しい。強誘電性液晶は中間の透過度が存在しないので、 与える電位の大きさによって表示階調が決まる従来のア ナログ駆動による階調表示には適さない。また高速応答 という特徴も有するので、上記のデジタル駆動による階 調表示方法に非常に適している。

【0015】また、本発明の液晶装置の駆動方法は、上述した記憶回路をリセットする複数のスイッチング手段を設けた液晶装置を駆動する駆動方法において、前記走査線については、1フィールドの1/N(N;2より大きい正の整数)の走査周期で走査し、前記データ線については、前記基準周期を単位期間とし、表示すべき階調に応じて前記単位期間の数を決定し、決定した数の単位50

期間、前記データ線が選択されるよう制御し、前記リセット線については、前記走査線が走査された後一定時間が経過した時点で対応するリセット線を走査することを特徴とする。

【0016】とのような駆動方法によれば、駆動時間が連続する場合も、1基準期間毎に一旦、画素に貯えられた信号がリセットされたあとで、再度駆動されるので、複数の基準期間連続して駆動される時と、離間して駆動される時とで、表示期間数が変わらない限り、表示輝度が変わらない利点が得られる。

【0017】また、上記の駆動方法において、駆動すべき単位期間が1フィールド間にほぼ均等に配置される状態で前記データ線を制御することが好ましい。これにより、表示のフリッカを除くことができる。

【0018】また、本発明の液晶装置の駆動方法は、液晶が挟持された一対の第1および第2基板と、前記第1基板上に、マトリックス状に配置された複数の画素電極と、前記画素電極に対向配置された共通電極と、前記第1基板の前記画素電極間に配置された相交差する複数のデータ線および複数の走査線と、前記データ線および前記走査線の信号に基づいて前記画素電極を駆動する複数の駆動手段とを具備する液晶装置において、前記走査線を1フィールドをN(N:2より大きい正の整数)の複数の走査周期で走査する走査線駆動手段と、表示すべき階調に応じて前記走査周期を組み合わせ、該組み合わせによって得られた期間に各画素に所定の電界が印加されるよう、前記データ線を制御するデータ線駆動手段とを具備することをを特徴とする。

【0019】とのような構成によれば、階調表示を簡単な構成で行うことができる効果がある。

【0020】また、本発明の液晶装置の駆動回路は、一対の第1および第2基板と、前記第1基板上に、マトリックス状に配置された複数の画素電極と、前記画素電極に対向配置された共通電極と、前記第1基板の前記画素電極間に配置された相交差する複数のデータ線および複数の走査線と、前記データ線および前記走査線の信号に基づいて前記画素電極を駆動する複数の駆動手段とを具備する液晶装置において、前記走査線を1フィールドの1/N(N;2より大きい正の整数)の走査周期で走査する走査線駆動手段と、前記走査周期を単位期間とし、表示すべき階調に応じて選択する前記単位期間の数を決定し、該単位期間が1フィールド間に時間的にほぼ均等に配置されるように前記データ線を制御するデータ線駆

動手段とを具備することをを特徴とする。 【0021】このような構成によれば、上記で説明したような、表示フッリカの目立たない駆動を簡単な回路構成で得ることができる。

【0022】また、本発明の液晶装置の駆動回路は、上述した記憶回路をリセットする複数のスイッチング手段を設けた液晶装置を駆動する駆動回路において、前記走

査線を1フィールドの1/N(N:2より大きい正の整数)の走査周期で走査する走査線駆動手段と、前記基準周期を単位期間とし、表示すべき階調に応じて前記単位期間の数を決定し、決定した数の単位期間、前記データ線が選択されるよう制御するデータ線駆動手段と、前記走査線が駆動された後一定時間が経過した時点で対応するリセット線を駆動するリセット線駆動手段とを具備することを特徴とする。

【0023】とのような駆動回路によれば、上記で説明した、選択する基準周期の数と、表示輝度の関係を非常に良好に保つことが出来る駆動回路を簡単な回路構成で得ることができる。

【0024】また、上記の駆動回路において、駆動すべき単位期間が1フィールド間にほぼ均等に配置される状態で前記データ線を制御することが好ましい。これにより、表示のフリッカを除くことができる。

【0025】また、本発明は、上記の液晶装置を備えた 投射型表示装置であって、光源と、該光源から出射され た光を集光しながら前記液晶装置へ導く集光光学系と、 該液晶装置で光変調され反射された光を投射面に拡大投 20 射する拡大投影光学系とを有することを特徴とする投射 型表示装置である。

【0026】とのような構成により、表示品質の優れた投射型表示装置を構成することができる。

[0027]

【発明の実施の形態】以下、図面を参照してこの発明の実施の形態について説明する。図1はこの発明の第1の実施形態による液晶装置の要部の構成を示す回路図である。この液晶装置は一方の基板にシリコンウエハーを用いたアクティブマトリックス型の液晶装置であり、また、液晶には強誘電性液晶が用いられている。

【0028】図1は基板に設けられる単位画素の駆動回路を示している。同図において、符号1は画素電極の状態を決めるためのデータが印加されるデータ線、2は走査線である。3は画素スイッチング素子を形成するMOSFETであり、そのゲートが走査線2に接続され、ソースがデータ線1に接続され、ドレインがデータ保持回路4に接続されている。データ保持回路4はインバータ4a,4bの一方を反転して並列接続したもので、その出力が画素電極5に接続されている。また、6は強誘電性液晶、7は画素電極に対向配置された共通電極、8は共通電極に電圧を印加させる共通電極端子である。そして、上述した画素スイッチング素子3およびデータ保持回路4によって画素駆動部9が構成されている。

【0029】図2はデータ保持回路4の詳細を示す回路 図であり、この図に示すように、p型MOSFET11 とn型MOSFET12が直列接続されてインバータ4 aが構成され、また、p型MOSFET13とn型MO SFET14が直列接続されてインバータ4bが構成されている。 【0030】図1において、画素スイッチング素子3は、走査線2へ印加される操作信号によってバルス駆動され、オンの時データ線1の信号をデータ保持回路4へ出力する。データ保持回路4は、画素スイッチング素子3を介して供給される信号を記憶保持し、図1の場合はデータ線1の信号を反転した信号が画素電極5へ供給される。画素スイッチング素子3がオフとなった後もデータ保持回路4の出力は変化せず、画素スイッチング素子3がオンの時に記憶した信号を連続的に画素電極5へ供給する。

【0031】すなわち、上記の構成によれば、画素電極 5へ印加される電圧は、画素スイッチング素子3がオフとなった後も変化しない。また、信号を記憶するだけではなく、信号の保持に必要な電荷が電源ラインを通じて常に供給されるので、との結果、液晶分子が応答し終わる前に画素スイッチング素子3がオフとなっても、その後におこる自発分極を持つ液晶分子の反転による液晶層の電位の低下がなく、画素の輝度が変化することがない。これにより、高表示品質を保つことができる。なお、上記の構成は1画素の駆動に5個のMOSFETなどを必要とするが、シリコンウェハーを用いた反射型液晶装置であれば、画素電極の下部に配線やスイッチング素子を設けることができるので、このような構成も十分可能である。

【0032】次に、上述した液晶装置の駆動方法および 駆動回路を説明する。図3は第1の駆動方法を説明する ためのタイミング図である。この図において、(イ)は 基準となるフィールドタイミングを示すタイミング図で あり、(ロ)は垂直走査タイミングを示すタイミング図 である。ここで、フィールドタイミングとは、周知のよ うに、画面変化のタイミングであり、基本的には表示データのフォーマットによって決められる。これに対し、 垂直走査タイミングとは実際に画面を垂直走査するタイ ミングを示す。すなわち、この第1の駆動方法は、1フィールド間に、図に示すように、複数回の垂直走査が行 われる。

【0033】図3(ハ)~(へ)は階調表示の方法を説明するための図であり、1フィールドにおいて画素電極5を駆動する駆動タイミングを示す図である。図に示す40各パルス幅は各々表示すべき輝度に対応している。ことで説明する階調表示方法によれば、視認される明るさは、単位時間、例えば1フィールドの間に「白」が表示されている時間と「黒」が表示されている時間の比率により決められる。つまり垂直走査タイミングと次の垂直走査タイミングの間の時間である基準期間を基準として、1フィールドのうち、いくつの基準期間で「白」表示を行うかによって決められる。例えば、(ハ)は、図に示されたフィールドにおいて、画素を「白」で表示する場合であり、1フィールドの最初の垂直走査タイミングにおいて、画素電極がハイレベルにセットされ、以後そのフィ

ールドの間は垂直走査タイミング毎、同一の信号(ハイレベル)が供給された後、フィールドの最後の垂直走査タイミングにおいて、ローレベルに設定されている。以下、(ニ)、(ホ)、(へ)と画素5の1フィールドにおける、信号がハイレベルの時間が順次短くなるに従って画素電極5よる表示が「黒」に近くなり、1フィールドにおける、信号がハイレベルの時間が「0」の時「黒」で表示される。

【0034】なお、この例においては、画素電極がハイレベルのときに「白」表示をする場合の例を示したが、液 10 晶表示装置を構成する偏光板など他の構成要件の構成によっては、もちろんその逆のハイレベルの時に「黒」表示になるような構成も可能である。

【0035】またとの例では、1垂直走査時間Frを、等間隔の時間に設定し、それにより垂直走査を行った場合について説明したが、例えばフィールド内に、1:2:4:8:16:32というような異なる長さの垂直走査期間を設定し、それらの組み合わせにより所定の階調表示を得るととも可能である。 さらに、(ハ)~(へ)の場合は、フィールドの最後で画素電極をローレ 20ベルに設定しているが、(ト)に示すように、フィールドの途中の時点でローレベルに設定することももちろん可能である。

【0036】とくに強誘電性液晶の場合は、一般的に応答速度が早く、また、中間の透過率を表さないので、階調表示に上述した駆動時間制御(パルス幅制御)の方法をとることが必要となる。

[0037] 図4は上述した階調方法を適用したバネル駆動回路を示すブロック図である。この図において、符号21は基準クロック、垂直同期信号、水平同期信号を発生する基準信号発生回路、22は走査タイミング発生回路である。この走査タイミング発生回路22は、基準クロック、および垂直同期信号、水平同期信号から、フィールドタイミング信号(図3(イ)参照)、垂直走査タイミング信号(図3(イ)参照)、垂直走査タイミング信号(図3(ロ)参照)、を発生し、走査ドライバー23およびデータコーディング回路25へ出力する。走査ドライバー23は、上記垂直走査タイミング信号にしたがって各走査線S-1、S-2・・・を順次駆動する。

【0038】24はフレームメモリであり、表示パネル28の各表示画素対応で表示データが記憶される。データコーディング回路25は、フレームメモリ24の表示データを読み出し、読み出した表示データと、上述した走査タイミング生成回路22から出力される各パルス信号とに基づいてデータ線1を駆動するタイミングを検出し、該タイミングにおいてデータ線駆動信号をデータドライバー26へ出力する。データドライバー26は上記データ線駆動信号にしたがってデータ線D-1、D-2、・・・に信号を送り出す。

【0039】上述した第1の駆動方法は、簡単な構成に

よって階調表示ができる利点がある。なお、共通電極を 画素電極5に与えることが出来る電位の中間電位に設定 することによって交流駆動を行うことも可能となる。

【0040】ところで、上述した第1の駆動方法は、1フィールドにおいて画素電極5が複数の基準期間連続的に駆動される。このため、明暗の表示周期がフレーム周期と同じになり、表示輝度によってはフリッカが生じる場合が生じる(例えば、図3(ホ)の場合)。この点を改良した方法を次に説明する。

【0041】図5は第2の駆動方法を説明するためのタ イミング図であり、この図において(イ)、(ロ)は各 々前述したフィールドタイミングと、垂直走査タイミン グである。(ハ)~(チ)が第2の駆動方法による駆動 タイミングを示す図である。すなわち、この方法によれ ば、階調表示に必要な基準期間を1フィールド間におい て時間的に均等に配置する。(ハ)は1フィールド間に おいて1基準期間のみ選択する場合(極めて黒に近い灰 色表示)であり、 (ニ) は1フィールド間において2基 **準期間のみ選択する場合であり、(ホ)は1フィールド** 間において3基準期間のみ選択する場合であり、(ト) は1フィールド間において1基準期間のみ選択しない場 合 (極めて白に近い灰色表示) であり、(チ)は1フィ ールドの全基準期間選択する場合(白色表示)である。 【0042】これらは前の例と同様に、電極がハイレベ ルになったときに、白表示となるように液晶セルが設計 されている場合であり、偏光板の配置などにより、その 逆の設定することも可能である。

【0043】上述した第2の駆動方法によれば、前の例 で問題になったようなフリッカをほぼ完全に除去するこ とができる。しかし、この駆動方法にも次の問題があ る。すなわち、表示輝度が白色に近くなると、図5の (へ)、(ト)に示すように、複数の基準期間連続して 画素電極5を選択する場合が生じる。とのような場合、 表示輝度が単独期間を複数個選択した場合と様子が異な ってくる。すなわち、例えば、2つの基準期間選択する 場合に、1基準期間選択し、次の1基準期間は非選択と し、再度1基準期間選択する場合と、2つの基準期間連 続して選択する場合とで表示輝度がわずかに異なってく る。このため、表示輝度が設計とわずかに異なってくる 問題がある。このような問題は、特に液晶の応答速度が 基準期間に対して、十分に速くない場合に顕著になる。 例えば一般的な強誘電性液晶で応答速度が300μs e c程度であり、基準期間が1フィールドの1/64、つ まり約260μ s e c 程度になったときに問題となる。 この問題を解決した液晶駆動装置および駆動方法を次に 説明する。

【0044】図6は図1に示す液晶装置を改良したとの 発明の第2の実施形態の構成を示す回路図であり、との 図において図1の各部と同一部分には同一の符号を付 し、その説明を省略する。この図に示す回路が図1の回 路と異なる点は、第二の画素スイッチング素子31が設けられている点である。すなわち、この画素スイッチング素子31はデータ保持回路4に保持された信号をリセットするためのもので、MOSFETなどで形成される。この場合はそのドレインがデータ保持回路4に接続され、ゲートが表本館2ト型行び設置されたリセット線

11

され、ゲートが走査線2と平行に設置されたリセット線 10に接続され、ソースがコモン電位に接続されてい る。

【0045】とのような構成において、リセット線10 ヘパルス信号を出力すると、画素スイッチング素子31 がオンとなり、データ保持回路4の出力端がコモン電位へ引き込まれ、保持されていた信号がリセットされる。 【0046】次に、上述した液晶装置に適用する第3の駆動方法を説明する。図7は第3の駆動方法を説明するためのタイミング図であり、との図において(イ)、

(ロ)は各々前述したフィールドタイミングと、垂直走査タイミングである。(ハ)~(ホ)が第3の駆動方法による駆動タイミングを示す図である。すなわち、この駆動方法によれば、1基準期間F Г毎に、データ保持回路4に保持された信号を画素スイッチング素子31によってリセットする。(へ)は画面の垂直走査の様子を示す図であり、横軸は(イ)~(ホ)と同様時間の流れを、縦軸は走査線毎の信号の様子を示す。いま、同図に示す時刻t1において一番最初の走査線にあるデータ保持回路4に信号を供給した場合、同データ保持回路4は次の走査タイミングである時刻t3の直前の時刻t2において一度リセットされ、次いで、続けて選択される場合、時刻t3において再び信号が供給される。

【0047】 ことでリセット走査を行うリセット線10 は、走査線2と別に設けられているので、例えば画面全 30 体の書き込み走査が終わる前に、独立してリセット走査を行うことも可能である。この結果、これまでの方法では、最も短い時間の基準期間は最低一画面の走査に必要な時間に規定されていたが、この回路の場合にはそれよりもさらに短い基準期間を設けることも可能である。

【0048】との駆動方法によれば、例えば複数の基準期間が連続して選択される場合も、1基準期間Fr毎に信号がリセットされた後で、再度信号が供給されるので、複数の基準期間連続して選択される時と、離間して選択される時とで、表示期間数が変わらない限り、表示輝度が変わらない利点が得られる。その結果、選択する基準期間の数と、実際に得られる表示輝度は非常に良好な関係となる。

【0049】なお、上記第2、第3の駆動方法を実現する駆動回路の構成は図4と同じである。ただし、第3の駆動方法の場合、走査ドライバー23にリセット線駆動信号を出力する構成が追加される。

【0050】また、上記図1、図6に示す液晶装置は、 透過型液晶装置として使用してもよく、また反射型液晶 装置として使用してもよい。反射型として使用する場合 50 は、画素電極に反射板を兼ねさせることが望ましく、一方、透過型として使用する場合は画素スイッチング素子や、データ保持回路を構成する素子を、透明なガラス基板上に形成したTFT素子で構成することができる。

【0051】上述した液晶装置の各実施の形態の全体構成を図8及び図9を参照して説明する。なお、図8は、液晶装置用基板80をその上に形成された各構成要素と共に対向基板81の側から見た平面図であり、図9は、対向基板81を含めて示す図8のH-H'断面図である

【0052】図8において、液晶装置用基板80の上に は、シール材52がその縁に沿って設けられており、そ の内側に並行して、表示領域周辺の非表示領域を囲む遮 光膜(額縁)として、遮光膜53が設けられている。シ ール材52の外側の領域には、データドライバー26及 び外部回路接続端子102が液晶装置用基板80の一辺 に沿って設けられており、走査ドライバー23が、との ―辺に隣接する2辺に沿って設けられている。 走査線に 供給される走査信号遅延が問題にならないのならば、走 査ドライバー23は片側だけでも良い。また、データド ライバー26を画像表示領域の辺に沿って両側に配列し てもよい。例えば奇数列のデータ線は画像表示領域の一 方の辺に沿って配設されたデータドライバーから画像信 号を供給し、偶数列のデータ線は前記画像表示領域の反 対側の辺に沿って配設されたデータドライバーから画像 信号を供給するようにしてもよい。この様にデータ線を 櫛歯状に駆動するようにすれば、データドライバー26 の占有面積を拡張することができるため、複雑な回路を 構成することが可能となる。

【0053】更に液晶装置用基板80の残る一辺には、画像表示領域の両側に設けられた走査ドライバー23間をつなぐための複数の配線105が設けられている。また、対向基板81のコーナー部の少なくとも一箇所においては、液晶装置用基板80と対向基板81との間で電気的導通をとるための導通材106が設けられている。そして、図8に示すように、シール材52とほぼ同じ輪郭を持つ対向基板81が当該シール材52により液晶装置用基板80に固着されている。

【0054】次に、上述した実施形態(図1、図6)による液晶装置の応用例について説明する。図10は、実施形態による液晶装置を反射型液晶装置として構成し、電子機器に適用した一例であり、反射型液晶装置を光変調装置として用いたプロジェクタ(投射型表示装置)の要部を平面的に見た概略構成図である。この図10は、光学要素130の中心を通るXZ平面における断面図である。

【0055】本例のプロジェクタは、システム光軸しに沿って配置した光源部110、インテグレータレンズ120、偏光変換素子130から概略構成される偏光照明装置100から出射されたS偏光

光束をS偏光光束反射面201により反射させる偏光ビームスプリッタ200、偏光ビームスプリッタ200 S偏光反射面201から反射された光のうち、青色光

13

S偏光反射面201から反射された元のうち、青色元(B)の成分を分離するダイクロイックミラー412、分離された青色光(B)を青色光を変調する反射型液晶光変調装置300B、青色光が分離された後の光束のうち赤色光(R)の成分を反射させて分離するダイクロイックミラー413を透過する残りの緑色光(G)を変調する反射型液晶光変調装置300R、ダイクロイックミラー413を透過する残りの緑色光(G)を変調する反射型 10液晶光変調装置300R、300G、300Bにて変調された光をダイクロイックミラー412、413、偏光ビームスプリッタ200にて合成し、この合成光をスクリーン600に投射する投射レンズからなる投射光学系500から構成されている。

[0056]上記3つの反射型液晶光変調装置300 R、300G、300Bには、それぞれ反射型液晶装置 が用いられている。

【0057】上記の構成において、光源部110から出 20 射されたランダムな偏光光束は、インテグレータレンズ 120により複数の中間光束に分割された後、第2のインテグレータレンズを光入射側に有する偏光変換素子130により偏光方向がほぼ揃った一種類の偏光光束(S 偏光光束)に変換されてから偏光ビームスブリッタ200に至るようになっている。偏光変換素子130から出射されたS偏光光束は、偏光ビームスブリッタ200の S偏光光束反射面201によって反射され、反射された光束のうち、青色光(B)の光束がダイクロイックミラー412の青色光反射層にて反射され、反射型液晶光変 30 調装置300Bによって変調される。

[0058]また、ダイクロイックミラー411の青色 光反射層を透過した光束のうち、赤色光(R)の光束は ダイクロイックミラー413の赤色光反射層にて反射され、反射型液晶光変調装置300Rによって変調される。一方、ダイクロイックミラー413の赤色光反射層を透過した緑色光(G)の光束は反射型液晶光変調装置300Rによって変調される。とのようにして、それぞれの反射型液晶光変調装置300R、300G、300 Bによって色光の変調がなされる。

[0059] 反射型液晶光変調装置300R、300 G、300Bの画素から反射された色光のうち、S偏光成分はS偏光を反射する偏光ビームスブリッタ200を透過せず、一方、P偏光成分は透過する。この偏光ビームスブリッタ200を透過した光により画像が形成される。

[0060] 反射型液晶装置は、半導体技術を利用して 画素が形成されるので画素数を多く形成でき、且つバネ ルサイズも小さくできるので、高精細な画像を投射でき ると共に、プロジェクタを小型化することができる。 【0061】また、上記反射型液晶装置は、画素電極の 反射率が非常に高いため鮮明な映像が得られる。

【0062】図11は、それぞれ上記実施形態の反射型液晶装置を使った他の電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスブリッタと共に用いられる光変調装置としてではなく、直視型の反射型液晶装置として使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましい。また、偏光の制御には偏光ビームスブリッタではなく、液晶装置の上面に設けられた偏光フィルムを用いる。それ以外の構成要件は、光変調装置の場合と基本的に同じである。

【0063】図11(a)は携帯電話を示す斜視図である。1000は携帯電話本体を示し、そのうちの1001は本発明の反射型液晶装置を用いた液晶表示部である。

【0064】図11(b)は、腕時計型電子機器を示す図である。1100は時計本体を示す斜視図である。1101は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。

【0065】図11(c)は、ワープロ、バソコン等の携帯型情報処理装置を示す図である。1200は情報処理装置を示し、1202はキーボード等の入力部、1206は本発明の反射型液晶装置を用いた表示部、1204は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。

[0066]

【発明の効果】以上説明したように、この発明によれば、画素電極を駆動する信号を、駆動すべき全期間において記憶回路で保持するようにしたので、強誘電性液晶がもつ自発分極による電荷の緩和を防ぐことができ、これにより表示品質を上げることができる効果が得られる。

【図面の簡単な説明】

【図1】 との発明の一実施形態の構成を示す回路図で40 ある。

【図2】 同実施形態におけるデータ保持回路4の詳細を示す回路図である。

【図3】 同実施形態による液晶装置の第1の駆動方法 を説明するためのタイミング図である。

【図4】 同駆動方法を実施する駆動回路の構成を示すブロック図である。

【図5】 同実施形態による液晶装置の第2の駆動方法 を説明するためのタイミング図である。

【図6】 との発明の他の実施形態の構成を示す回路図50 である。

【図7】 同実施形態による液晶装置の駆動方法を説明 するためのタイミング図である。

【図8】 図1または図6に示す実施形態の全体構成を示す平面図である。

【図9】 図8におけるH-H'線断面図である。


【図10】 図1または図6に示す液晶装置の応用例である反射型投射表示装置の概略構成図である。


【図11】 図1または図6に示す液晶装置のさらに他の応用例を示す概略構成図である。

*【図12】 従来の液晶装置の問題点を説明するための図である。


【符号の説明】

3…画素スイッチング素子、4…データ保持回路、4 a、4b…インパータ、5…画素電極、6…強誘電性液 晶、7…共通電極、12…走査タイミング生成回路、2 3…走査ドライバー、14…フレームメモリ、15…データコーディング回路、26…データドライバー、18 …表示パネル。







[図9]




【図4】







【図7】



【図8】



【図10】



フロントページの続き

テーマコート' (参考) FΙ 識別記号 (51)Int.Cl.⁷ G 0 9 G 3/36 G 0 9 G 3/36 Fターム(参考) 2H088 EA15 EA16 GA04 HA13 HA20 HA24 HA28 JA17 JA20 MA02 MA13 2H093 NA16 NA55 NC15 NC26 NC34 ND04 ND10 NE06 NF17 NF20 NG02 5C006 AA01 AA15 AA22 AC15 AC28 AF44 AF51 BA12 BB16 BB28 BC06 BF02 BF25 BF45 EA01 EC01 EC11 FA12 FA23 5C080 AA10 BB05 DD06 DD09 EE29 EE30 FF11 JJ02 JJ03 JJ04

JJ06 KK07 KK47 KK49 KK52